Test Pattern 제작 및 설계

 – 반도체 품질과 수율 향상을 위해서 적절한 공정이 진행되었는지 여부를 확인하는 것은 아주 중요하다고 할수 있다. 이것을 확인하기 위해서는 설계와 Layout 진행시 Scribe Lane위에 공정을 대변할수 있는 Test pattern 을 미리 설계를 하여 wafer가 F/O되었을때 공정spec과 control limit에 적절하게 진행이 되었는지 확인하 장치가 필요하다. 이것을 TEG(TP Element Group)이라 부르기도 하고  일반 회사에서는 EPM( Electrical Parameter Monitoring), PCM(Process Control Monitoring) data라고 하기도 하며 Foundry를 운영하는 회사에서는 WAC(Wafer Acceptance Criteria), WAT(Wafer Acceptance Testing)라고 부르기도 한다.

 – 일반적으로 이런 Process data는 적게는 30~40가지에서 많게는 100여개 이상 되는데, 모든 데이터가 의미가 있고 중요하지만 그중 가장 Critical 한 공정의 데이터는 향후 제품의 안정성과 품질에 지대한 영향을 미친다고 할수 있다.

 – 이에 적절한 T/P의 설계는 제품의 수율및 품질의 향상을 위해서 필수 불가결한 것이라 볼수 있으며, 또한 Fab에 반드시 필요한 T/P가 있다면 적극적으로 요구하는것또한 필요하며, 이는 모두 상당한 경험과 노하우에 의해서 가능할수 있다.

이에 (주)비엠파크에서는 오랜 경험을 가진 전문가 그룹을 통하여 어떤식으로 테스트 패턴이 필요한지에 기술을 확보하고 있어서 제품의 성공에 상당히 유리한 접근을 할수 있다.

비엠파크와 함께 반도체 수율과 품질 관리의 새로운 기준을 세워보세요